Apa yang Baru di Seri Desainer HDL 2018.2 - Desember 2018:
Ringkasan
Desainer HDL
- Integrasi Microsemi Libero
- Peningkatan perpustakaan ModuleWare
. Dukungan paket VHDL yang ditingkatkan untuk komponen ModuleWare yang dipilih
Tahan SVAs
- Kompilasi aliran speedup; 6x lebih cepat
- Peningkatan kinerja
- Template tingkat lanjut untuk “Extend This Class”
. Dapat menyertakan file template dalam proyek template, mis. SV_class.svt
- Beberapa peningkatan parser
- Peningkatan Java 8
- Peningkatan Eclipse Neon 4.6.3 dan CDT 9.2.1
DesignChecker
- Peningkatan kapasitas
. Optimalisasi jejak memori; berkurang hingga 50% diukur pada desain pelanggan yang dipilih
- Peningkatan aliran batch
. Deteksi otomatis nama-nama unit desain dalam hierarki dalam aliran batch dasar
. Jalankan kembali analisis dari UI setelah memuat basis data hasil kumpulan
- Bantuan aturan desain DesignChecker sekarang terintegrasi dengan InfoHub
- Beberapa peningkatan parser
Daftarkan Asisten
- Dukungan pipelining RTL Verilog
- Peningkatan Java 8
- Gerhana Neon 4.6.3
Kualitas
-> 70 Cacat & Peningkatan Diselesaikan
Catatan: Untuk perincian tentang fitur dan penyempurnaan baru ini, lihat file .pdf manual yang tersedia dari menu Bantuan di setiap modul atau dari folder Manual di hard drive Anda.
Tentang HDL Designer Series (HDS). Produk Seri Desainer HDL mencakup aspek entri desain dan proses manajemen: HDL Pilot untuk manajemen desain; HDL Detective untuk analisis desain; Penulis HDL untuk pengeditan dan dokumentasi teks dan grafik; dan HDL Designer untuk fungsionalitas alat titik lengkap dalam satu solusi, kata perusahaan.
Suite ini menggabungkan teknologi dari alat entri grafis Mentor Graphics Renoir HDL dengan teknologi yang diperoleh dari Escalade.
HDL Pilot menyediakan kokpit umum dari mana semua data desain dapat dikelola, membuatnya mudah untuk mentransfer data desain dalam lingkungan penggunaan kembali yang umum, kata perusahaan itu. Antarmuka memungkinkan desainer untuk menavigasi dan mengelola data proyek yang dihasilkan dalam proses desain Verilog, VHDL, dan bahasa campuran yang kompleks.
HDL Detective menyederhanakan pembuatan dan pemeliharaan dokumentasi di setiap langkah siklus desain FPGA, ASIC, dan SOC, menampilkan proses tombol-tekan untuk menggunakan kembali desain IP komersial atau warisan. Desainer dapat menggunakan Detektif HDL untuk memvisualisasikan keadaan desain saat ini dan menghasilkan dokumentasi untuk HDL yang baru dikembangkan. Proses ini menerjemahkan HDL ke representasi diagram.
HDL Author memungkinkan tim desain untuk membuat sistem yang kompleks. Untuk mengakomodasi rentang penuh preferensi desain, HDL Author tersedia dalam tiga rasa untuk desainer yang menggunakan kode sumber HDL murni, representasi grafis, atau kombinasi keduanya.
HDL Author Text menampilkan Desain Berbasis Antarmuka (IBD ') untuk menyelesaikan masalah pembuatan interkoneksi, kata perusahaan. IBD adalah konsep paten-tertunda dalam entri berbasis teks yang menyederhanakan masalah pembuatan interkoneksi dengan menampilkan struktur interkoneksi desain dalam format tabular yang mudah dilihat dan kompak. Lingkungan pengeditan tabular ini memungkinkan para desainer untuk menangkap tingkat hierarki sepotong demi sepotong, menyederhanakan proses pembuatan dan dokumentasi.
HDL Designer adalah solusi entri dan manajemen lengkap yang mencakup semua alat poin dari Seri Desainer HDL, kata perusahaan itu. Hal ini memungkinkan perusahaan untuk melakukan standarisasi pada perangkat yang dapat digunakan untuk berbagi desain di berbagai lokasi, meningkatkan dan meningkatkan komunikasi, penggunaan kembali desain dan dokumentasi di seluruh perusahaan, menurut perusahaan.
DOWNLOAD :
Mentor Graphics HDL Designer Series (HDS) 2018.2 | IndiShare
Labels:
2019,
MANAGERS,
WINDOWS APP
Thanks for Download Mentor Graphics HDL Designer Series (HDS) 2018.2. Please share...!
